INFERLOOP / OPTIMIZATION HARNESS
4 AGENT TYPES ↔ 6 WORKFLOW STAGES
InferLoop：
让优化形成闭环。
参与研发 InferLoop，以 4 类 Agent 协作串联 6 阶段 SGLang 推理优化流程，覆盖性能分析、候选生成、精度校验与集成复测。
8 × H200DeepSeek-V4-FlashSGLang
AI INFRASTRUCTURE & RESEARCHSELECTED WORK / 2026
你好，我是 aloysha
构建高效系统，
评测智能能力。
Engineering, with curiosity.
专注推理加速、GPU Kernel 与 Agent Infra，
探索面向芯片设计与 RTL 演化的 Agent 评测基准。
BAIDU ACG / XIDIAN UNIVERSITYSCROLL TO EXPLORE
从系统效率，到智能评测。
AI INFRA ✳ GPU KERNELS ✳ AGENT EVALUATION ✳ AGENTIC EDA
01 / SELECTED ENGINEERING
让性能，落到实处。
从 CPU 验证，到 GPU 优化，
再到 Agent 驱动的推理系统。
百度 ACG
AI Infra 实习工程师
2026.09 — 至今
InferLoop：
INFERLOOP / AGENT INFRA进行中 · 基建设计与开发
InferLoop
Agent Infra 基建。
正在推进 InferLoop 的 Agent Infra 基建，围绕多 Agent、长程推理优化任务，设计事件记录、问题与决策追溯、上下文恢复及异常治理能力，支撑执行过程的可观测、可复盘与协作接手。
- 01
轨迹与证据关联
按任务、轮次、阶段和调用组织事件，关联原始验证证据，保留结论更正过程。
- 02
问题、决策与协作恢复
串联重试原因、计划改动和结果反馈，规划上下文恢复所需的状态与未关闭问题。
- 03
异常治理与插件机制调研
借鉴 DSH / Cordis，面向 InferLoop 设计异常判据，探索观测与治理能力的分层接入。
KERNEL AGENT EVALUATION协作研发
KDA-Bench从评测问题，到量化改进。
与同事共同研发，参与题库、评测框架、计时、防作弊与审计建设。围绕评测开销、虚假成绩与证据缺失，定位问题并落地修复。
TASK BANK / 题库覆盖
23算子任务
305shape 配置
2 个题集 · 2026.10.26 仓库统计
-
01 / 评测效率
减少重复测量开销
−28.4%评测阶段耗时
16.2 s → 11.6 s单题 · 2 个 case · 同一提交对照
- 问题
- 每次评测重复测量参考实现，增加耗时与噪声。
- 解决
- 复用同卡、同协议的冻结基线，保留正确性执行与重测入口。
- 结果
- 该对照节省 4.6 秒；现测 / 冻结参考延迟比为 0.989、1.000。
-
02 / 成绩可信度
拦截空图产生的伪加速
100–1600×历史异常测量中的
虚假加速比CUDA Graph 未捕获实际 Kernel 的案例
- 问题
- 跨流执行未被捕获，空图计时被误记为性能收益。
- 解决
- 增加节点数、零时长与覆盖度检查，统一生成和评测的计时模块。
- 结果
- 无效测量标记违规、性能计分归零；生成端自检同步拦截。
-
03 / 执行过程排查
定位 Agent 执行异常
17次子 Agent 派发
覆盖 4 轮优化过程一次 H800 冒烟验证记录
- 问题
- 子 Agent 派发失败、主 Agent 自行代做，分数无法反映原工作流。
- 解决
- 记录任务分配、实际调用和各阶段结果，检查工作流是否按预期执行。
- 结果
- 定位派发异常；在一次 H800 验证中，完整记录 4 轮优化、17 次子 Agent 派发。
摩尔线程 MOORE THREADS
高性能计算工程师 · 实习
2026.02 — 2026.08
围绕 MUSA 推理链路，构建优化工具，也深入算子、编译器与运行时，让性能收益真正落到模型执行。
01 / KERNEL HARNESS OPEN SOURCE
把算子优化，
做成可复用的工作流。
设计并开发 profiling 驱动的 MUSA Kernel Harness，串联正确性校验、性能采样、瓶颈诊断与候选迭代，再接入真实 TensorFlow 推理链路，用整网时延检验优化收益。
Aloyshaaaa / agentic-evolution-musa
THE OPTIMIZATION LOOP
- 01建立基线正确性校验 · Benchmark
- 02定位瓶颈MSYS profiling · 热点分析
- 03迭代候选优化方案 · Seed 演进 · 结果记录
INTEGRATE & VERIFY
TF 2.15 · XLATF 2.6.1 · Plugin
整网 Benchmark
有收益，保留候选；无收益，回到优化循环。
基础算子适配与融合优化
为 TensorFlow MUSA Extension 开发基础算子与 Fusion Kernel，累计开发 20+ 个算子、合入 7 个 PR；同时完成 SGLang C4 Indexer 的 D=128 融合实现。
腾讯推荐模型2.4×
12 → 5 ms
batch size = 100SGLang C4 Indexer6.14×
15.03 → 2.45 ms
D = 128打通 TensorFlow / XLA 的 MUSA 后端
设计 MUSA / MTGPU 后端适配方案，接入自定义 Fusion 与 muDNN 加速路径，贯通从 TensorFlow 图到编译执行的链路。
字节推荐模型 · 端到端耗时−20%batch size = 100
让传输与计算并行
围绕内存复用竞态、回调阻塞与 H2D 尾延迟，设计异步内存调度方案，打通 compute / H2D / D2H 三流，消除相关系统级死锁。
三流异步调度
H2D
COMPUTE
D2H
传输 / 计算重叠示意05 / OPEN-SOURCE CONTRIBUTIONS
开源贡献7 个已合并 PR
MooreThreads / tensorflow_musa_extension
奕斯伟计算 ESWIN COMPUTING
CPU 系统验证工程师 · 实习
2025.11 — 2026.02
从裸机测试，
到稳定回归。
搭建多核 CPU IP 裸机软件测试环境，覆盖启动、中断、串口与核间通信；在 ZeBu / HAPS 原型平台完成版本回归，并结合 RISC-V Spec、GDB 与日志定位问题。
RISC-VGDBZeBu / HAPS
BARE-METAL / REGRESSION
5完成版本回归
50%+整体测试效率提升
01启动02中断03串口04核间通信
裸机测试环境 · 自动化用例 · 根因定位
02 / RESEARCH & EXPLORATION
让每一次「成功」，
都有证据。
不止关心 Agent 能否完成任务，
也关心它凭什么说自己完成了。
EDAClaim
Evidence-Grounded Claim Auditing
for LLM-Generated RTL Code
以 Claim IR 绑定声明、RTL 版本与工具证据，通过证据契约与检查点审计，识别过期证据、版本错配和无依据的成功声明。
CLAIM → EVIDENCE → TRUST
01
声明 / Claim“The RTL is functionally correct.”
⌘02
绑定 / BindRTL version + tool context + evidence
⊞03
审计 / Audit检查证据是否支持当前版本的声明
✓证据审计机制示意
417HWE-Bench 硬件修复任务
65.71%修复率 · 基线 60.4%
97.1%报告中充分证据支持的声明占比
固定起始 RTL 与验证记录 · 基线 91.1%
固定起始 RTL 与验证记录 · 基线 91.1%
ONGOING RESEARCH / AI4RTL
RDA-Bench 开展中
面向 RTL Agent 的可复现评测。当前聚焦规格演化：新需求是否实现，原有行为是否保持。
项目进展
WEEKLY NOTES / 2026-
—进展截至 10.25
聚焦规格演化与行为差分把「实现新需求」与「保持旧行为」分开评价，再联合验收。
本周梳理 54 篇相关论文，完成文献对照与评测协议设计。
方案围绕跨版本行为关系构造任务，分别记录需求适应、行为回归与工程约束。
下一步从 FIFO 等小型同步模块试验，校准正确扩展、忽略变更与引入回归的候选。
-
—
明确评分与任务接入路线梳理评分和隔离机制，设计 HWE-Bench / Harbor 接入流程。
本周形成评分方案、公开与私有任务资产划分，以及 Ibex 真实修复任务卡。
关键结论保留官方功能结果；PPA 与扩展验收单独报告。
当周计划从一个修复实例跑通入库、Agent 提交与独立重放。该期未运行新的 Agent 或 PPA 实验。
-
项目起点
建立四模块架构
题库、防作弊、打分与隔离；整理配置示例、任务模板和开发目录。
研究方案设计中 · 评测系统仍处于开发骨架阶段，尚无正式评测结果。
03 / COMPETITION & HARDWARE
从指令扩展，到硬件加速。
2025 / 首届
CIE 全国 RISC-V
高水平创新及应用大赛
全国总决赛评委推荐奖
玄铁赛道唯一获奖作品
XUANTIE C908 / RISC-V DSA
SM4 T 函数协处理器
面向国密 SM4 的运算瓶颈，设计专用 T 函数硬件，贯通自定义指令、编译工具链与 RTL 实现，完成仿真和 FPGA 原型验证。
LUT7.67%
FF2.75%
Vivado 综合结果 · 系统资源占用
INSTRUCTION → HARDWAREFIG. 02
04 / THE PERSON BEHIND THE WORK
向下理解，向上构建。
从 RISC-V 到 GPU，
从编译器到 Agent。
我的工作沿着软硬件的交界展开：理解底层执行机制，构建上层优化系统。现在，我把这两种视角带进 AI 基础设施与 EDA 研究，让系统更高效，也让结果更可信。
工作经历
WORK EXPERIENCE2026.09 — 至今
百度 ACG
AI Infra 实习工程师
2026.02 — 2026.08
摩尔线程
高性能计算工程师 · 实习
2025.11 — 2026.02
奕斯伟计算
CPU 系统验证工程师 · 实习
教育经历
EDUCATION2025.09 — 至今
西安电子科技大学 硕士 · 在读
集成电路工程
2021.09 — 2025.06
西安电子科技大学 本科
集成电路设计与集成系统
TOOLS I THINK WITH
个人荣誉
ALONG THE WAY2025 · 首届 CIE 全国 RISC-V 高水平创新及应用大赛玄铁赛道唯一获奖作品
全国总决赛 · 评委推荐奖 ↗
奖学金 2022 / 2023 / 2024
本科专业排名 26 / 423
CET-6 556